Control Systems and Computers

https://doi.org/10.15407/csc.2024.01.003

Rytsar B.Ye. A Simple Stuck-At-Faults Detection Method in Digital  Combinational Circuits. II. Control Systems and Computers. 2024. № 1. pp. 3-17

УДК 519.718

Б.Є. Рицар, доктор технічних наук, професор, Національний університет України «Львівська політехніка», 79013, м. Львів, вул. С. Бандери, 12, Україна, ORCID: https://orcid.org/0000-0002-2929-2954, bohdanrytsar@gmail.com

ПРОСТИЙ МЕТОД ВИЯВЛЕННЯ НЕСПРАВНОСТЕЙ ТИПУ STUCK-AT-FAULTS
У ЦИФРОВИХ КОМБІНАЦІЙНИХ СХЕМАХ. II

Вступ. Ця стаття є продовженням раніше опублікованої статті автора в науковому журналі «Control Systems and Computers». В основі статті лежить удосконалений автором числовий теоретико-множинний метод виявлення (діагностування) несправностей типу stuck-at-faults (0/1), який застосовано до цифрових комбінаційних схем типу PIPO, що описуються системою логікових функцій. Визначити вектори тестових кодів для виявлення місця та типу пошкодження в таких схемах доволі складно, оскільки у досліджуваній схемі пошкодження типу stuck-at-faults (0/1) може бути спільним для кількох функцій системи. У статті показано, що з двох можливих шляхів визначення цих векторів – незалежного і сумісного – ефективнішим щодо кроків реалізації алгоритму виявлення є останній. На відміну від відомих методів й алгоритмів пропонований підхід відрізняється простішою реалізацією пошуку векторів тестових кодів для виявлення несправностей типу stuck-at-faults (0/1) у довільних точках логікової схеми з багатьма виходами завдяки застосуванню кількох простих числових теоретико-множинних операцій і процедур.

Метою статті є запропонувати простий щодо реалізації числовий теоретико-множинний метод виявлення (діагностування) несправностей типу stuck-at-faults (0/1) у цифрових комбінаційних схемах типу PIPO, що описуються системою логікових функцій.

Методи. Запропоновано удосконалений числовий теоретико-множинний метод виявлення (діагностування) несправностей типу stuck-at-faults (0/1) у цифрових комбінаційних схемах типу PIPO.

Результати. Переваги пропонованого методу проілюстровано на прикладах комбінаційних схем типу PIPO, що описуються системою логікових функцій. Визначення векторів тестових кодів у довільній точці досліджуваної схеми виконується простими числовими теоретико-множинними операціями та процедурами. Наведені приклади засвідчують переваги пропонованого методу.

Завантажити повний текст! (англійською)

Ключові слова: цифрові комбінаційні схеми типу PIPO, несправності типу stuck-at-faults, вектори тестових кодів, числовий теоретико-множинний метод, операції та процедури.

1. Rytsar, B.Ye. (2023). “A Simple Stuck-at-faults Detection Method in Digital Combinational Circuits”. Control Systems and Computers, no 1 (301), pp. 5−17. https://doi.org/10.15407/csc.2023.01.005
2. Рицар Б.Є. Теоретико-множинні оптимізаційні методи логікового синтезу комбінаційних мереж: дис. доктора техн.наук / Рицар Б. Є. Львів, 2004. 348 с.
3. Parag, K. Lala. (2009). An Introduction to Logic Circuit Testing. Morgan & Claypool. 111 p. 
4.  Kohavi, Z., Jha, N. (2010). “Switching and Finite Automata Theory”. Cambridge University Press, pp. 206−250. 
5.  Fujiwara, H. (1986). Logic testing and design for testability.  in Comp. Syst. Series. Cambridge, MA: Mass. Inst. Tech.
6.  Sasao, T. (1997). “Easily testable realizations for generalized Reed-Muller expressions”. IEEE Trans. On Computers, vol. 46, no. 6, pp. 709−716.
7.  Sasao, T. (1999). “Switching Theory for Logic Synthesys”. Kluwer Academic Publishers, pp. 303−310.
8.  Priyadarshini, K.M., Agarwal, V., Ravindran, R.E., Romitha, K.M., Kanchan, P., Harshita, K. (2020). “Logical Fault Modelling Algorithm for Stuck-at-fault”. International Journal of Recent Techn. Eng., 8 (5), pp. 4302−4306.
9.  Faraj, K. (2011). “Design Error Detection and Correction System based on Reed Muller Matrix for Memory Protection”. International Journal of Computer Applications, 34 (8), pp. 42-48. 
10.  Reed, I.S. (1973). “Boolean Difference Calculus and Fault Finding”. SIAM J. Appl. Math., 24 (1), pp. 134−141.
11.  Samangadkar, S.S., Dudam, S.S., Sinha, A.K. (2015). “Fault Diagnosis in Combinational Logic Circuits: A Survey”. International Journal for Scientific Research and Development, 3 (2), pp. 2051−2054.
12.  Закревский А.Д., Поттосин Ю.В., Черемисинова Л.Д. Логические основы проектирования дискретных устройств. Физматлит. М.: 2007. 592 с.
13.  Karkouri, Y, Aboulhamid, M. Multiple Stuck-at Fault in Logic Circuits. URL: http://www.iro.umontreal.ca/~aboulham/pdfs_sources/KCCVLSI.pdf.
14.  Kajihara, S., Pomeranz, I., Kinoshita, K., Reddy, M. (1993). “Cost-Effective Generation of Minimal Test Sets for Stuck-at Faults in Combinational Logic Circuits”. 30th ACWIEEE Design Automation Conference, pp. 102−106.
15.  Liu, Y., Xu, Q. (2012). On modeling faults in FinFET logic circuits. In 2012 IEEE International Test Conference. Paper 11.3. pp. 1-9. shILAotDjLlJRNNc.pdf.
16.  Nurcahyo, S. (2007). “General Algorithm for Testing the Combinational Logic Gates inside Digital Integrated Circuits”. Int. Journal Eng. Research and App., 7 (7). (Part − 5), pp. 1−5.
17.  Jameil, A.K. (2015). “A new single stuck fault detection algorithm for digital circuits”. International Journal of Eng. Res. Gen. Sci, 3(1), pp. 1050−1056.
18.  Malihi, L., Malihi, R. (2020). “Single stuck-at-faults detection using test generation vector and deep stacked-sparse-autoencoder”. SN Applied Sciences, 2(10), 1715. https://link.springer.com/article/10.1007/s42452-020-03460-0. 
19.  Zhang, Z., Zhao, J. (2017). “A deep belief network based fault diagnosis model for complex chemical processes”. Computers & chemical engineering, 107, pp. 395−407.
20. Astola, J.T., Stankovic, R.S. (2006). Fundamentals of Switching Theory and Logic Design. A Hands on Approach. Springer, 342 p.

Надійшла 29.11.2023