Control Systems and Computers, N5, 2019, Стаття 2
https://doi.org/10.15407/csc.2019.05.012
Баркалов А.А., Титаренко Л.А., Визор Я.Е., Матвиенко А.В. Cинтез чотирирівневої схеми суміщеного автомата. Control Systems and Computers. 2019. № 5. С. 12-22.
УДК 004.274
О.О. БАРКАЛОВ, д-р техн. наук, проф., Університет Зеленогурський (Польща), вул. Підгірна, 50, Зелена Гура, 65246, Польща,
a.barkalov@imei.uz.zgora.pl
Л.О. ТІТАРЕНКО, д-р техн. наук, проф., Університет Зеленогурський (Польща), вул. Підгірна, 50, Зелена Гура, 65246, Польща,
L.Titarenko@iie.uz.zgora.pl, D_ts@nure.ua
Я.Є. ВІЗОР, канд. техн. наук, ст. наук. співробітник, Ін-т кібернетики ім. В.М. Глушкова НАН України, 03187, м. Київ, просп. Акад. Глушкова, 40, Україна, yaviz@ukr.net
О.В. МАТВІЄНКО, наук. співробітник, Ін-т кібернетики ім. В.М. Глушкова НАН України, 03187, м. Київ, просп. Акад. Глушкова, 40, Україна, matv@online.ua
Cинтез чотирирівневої схеми суміщеного автомата
Запропоновано метод зменшення апаратурних витрат у схемі суміщеного автомата, що реалізовується в спільному базисі елементів LUT і блоків пам’яті EMB. Метод заснований на заміні логічних умов і розбитті множин логічних станів на класи. Кожен клас відповідає окремому блоку схеми. Такий підхід призводить до схем з регулярною структурою і чотирма логічними рівнями. Наведено приклад використання запропонованого методу. Показані умови його застосування.
Завантажити повний текст PDF (українською).
Ключові слова: суміщений автомат, синтез, LUT, EMB, розбиття, FPGA.
Надійшла 12.09.2019
