Control Systems and Computers

https://doi.org/10.15407/csc.2022.02.021

Баркалов О.О., Титаренко Л.О., Головін О.М., Матвієнко О.В. Оптимізація схеми автомата Мілі в базисі FPGA. Control Systems and Computers. 2022. № 2. С. 21-32.

УДК  004.274

Баркалов О.О., д-р техн. наук, професор, Зеленогурський університет (Польща), вул. Підгірна, 50, Зелена Гура, 65246, Польща, ORCID: https://orcid.org/0000-0002-4941-3979, e-mail: A.Barkalov@iie.uz.zgora.pl

Тітаренко Л.О., д-р техн. наук, професор, Зеленогурський університет (Польща), вул. Підгірна, 50, Зелена Гура, 65246, Польща, Харківський національний університет радіоелектроніки, просп. Науки, 14, Харків, 61000, Україна, ORCID: https://orcid.org/0000-0001-9558-3322, e-mail: L.Titarenko@iie.uz.zgora.pl

Головін О.М., канд. техн. наук, ст. наук. співробітник, Інститут кібернетики ім. В.М. Глушкова НАН України, просп. Академіка Глушкова, 40, Київ 03187, Україна, ORCID: https://orcid.org/0000-0002-0279-812X, e-mail: o.m.golovin.1@gmail.com

Матвієнко О.В., наук. співробітник, Інститут кібернетики ім. В.М. Глушкова НАН України, просп. Академіка Глушкова, 40, Київ 03187, Україна, ORCID: https://orcid.org/0000-0003-1838-1422, e-mail: matv@online.ua

Оптимізація схеми автомата Мілі в базисі FPGA

У статті запропоновано метод зменшення апаратурних витрат у схемі мікропрограмного автомата (МПА) Мілі, що реалізується в базисі EMB і LUT. Метод заснований на використанні EMB для реалізації блоку заміни логічних умов. Пропонується частину вихідних сигналів (мікрооперацій) реалізувати на EMB. Показані умови застосовності даного підходу. Наведено приклад синтезу МПА із застосуванням запропонованого методу. Всі етапи синтезу детально проаналізовані. Запропоновано ряд альтернативних рішень і показані умови їх використання.

Завантажити повний текст в PDF (українською).

Ключові слова: Автомат Мілі, FPGA, EMB, LUT, структурна декомпозиція, синтез.

1. Sklyarov V., Skliarova I., Barkalov A., Titarenko L. Synthesis and optimization of FPGA-based systems. Berlin: Springer, 2014. 432 p.
2. Czerwinski R., Kania D. Finite state machines logic synthesis for complex programmable logic devices. Berlin: Springer, 2013. 172 p.
3. Соловьев В.В. Проектирование цифровых схем на основе программируемых логических интегральных схем. Москва: Горячая линия – ТЕЛЕКОМ, 2001. 636 с.
4. Maxfield C. The design warrior’s guide to FPGAs. Orlando: Academic Press, 2004. 542 p.
5. Skliarova I., Sklyarov V., Sudnitson A. Design of FPGA-based circuits using hierarchical finite state machines. Tallinn: TUT Press, 2012. 240 p.
6. Baranov S. Logic synthesis for control automata. Dordrecht: Kluwer Academic Publishers, 1994. 312 p.
7. DeMicheli G. Synthesis and optimization of digital circuits. New York: McGraw-Hill, 1994. 576 p.
8. Kuon I., Tessier R., Rose J. FPGA Architecture: Survey and Challenges. Foundations and Trends in Electronic Design Automation. 2008. vol. 2. N 2, 135–253.
9. Sass R., Schmidt A. Embedded System Design with platform FPGAs: Principles and Practices. Amsterdam: Morgan Kaufmann Publishers, 2010–409 pp.
10. UG473 (v1.14) July 3, 2019. URL: www.xilinx.com.
11. Rafla N.I., Gauba I. A Reconfigurable Pattern Matching Hardware Implementation using On-Chip RAM-Based FSM, in 2010 53rd IEEE International Midwest Symposium on Circuits and Systems. IEEE, August 2010, pp. 49–52.
12. Tiwari A., Tomko K. Saving power by mapping finite state machines into embedded memory blocks in FPGAs. Proc. Design, Automation and Test in Europe Conference and Exhibition (Paris, France, 6–20 Feb. 2004). 2004. Vol. 2. P. 916–921.
13. Глушков В. М. Cинтез цифровых автоматов. М.: Физматгиз, 1962. 476 с.
14. Kubica M., Opara A., Kania D. Technology Mapping for LUT-based. Berlin: Springer, 2021.
15. Intel® FPGAs and Programmable Devices. https://www.intel.com/content/www/us/en/ products/programmable.html.
16. Yang S. Logic synthesis and optimization benchmarks user guide. Version 3.0. Techn. Rep. Microelectronics Center of North Carolina, 1991. 43 p.
17. Sklyarov V. Synthesis and Implementation of RAM-based Finite States Maсhines in FPGAs. in Proceeding of Field-Programmable Logic and Applications: The Roadmap to Reconfigurable Computing. Villach: Springer-Verlag, 2000, pp 718–727.
18. Senhaji-Navarro R., Garcia-Vargas I., Jimenes-Moreno G., Civit-Balcells A., Guerra-Gutierres P. “ROM-based FSM implementation using input multiplexing in FPGA devices”, Electronics Letters, vol. 40, N 20, pp. 1249–1251, 2004.
19. Senhaji-Navarro R., Garcia-Vargas I., Guisado L.J. “Performance evaluation of RAM-based implementation of Finite States Machines in FPGAs “, in 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012), Seville, Spain, Dec 2012, pp. 225–228.
20. Yang S. Logic synthesis and optimization benchmarks user guide. Version 3.0. Techn. Rep. Microelectronics Center of North Carolina, 1991. 43 p.
21. Barkalov A., Titarenko L., Mielcarek K. Hardware reduction for LUT–based Mealy FSMs. International Journal of Applied Mathematics and Computer Science. 2018, pp. 595–
22. Barkalov A., Titarenko L., Mielcarek K. Improving characteristics of LUT–based Mealy FSMs. International Journal of Applied Mathematics and Computer Science, 2020, 30(4), pp. 745–759.
23. Ruiz-Rosero, J.; Ramirez-Gonzalez, G.; Khanna, R. Field Programmable Gate Array Applications–A Scientometric Review. Computation 2019, 7(4), 63.
24. Barkalov O., Titarenko L., and Barkalov Jr., A Structural Decomposition as a tool for the optimization of an FPGA–based implementation of a Mealy FSM. Cybernetics and Systems Analysis 2012, Vol. 48, N 2, pp. 313–322.
25. Vivado Design Suite. https://www.xilinx.com/products/design-tools/vivado.html,2020, acceed: January, 2020.
26. Баркалов А.А., Титаренко Л.А., Визор Я.Е., Матвиенко А.В. Оптимальное кодирование состояний в совмещенном автомате. Управляющие системы и машины. 2016. № 6. C. 34–39.
27. Баркалов А.А., Титаренко Л.А., Визор Я.Е., Матвиенко А.В. Уменьшение аппаратурных затрат в совмещенных автоматах. Управляющие системы и машины. 2017. № 4. C. 43–50.

Надійшла 14.01.2022