Управляющие системы и машины, №1, 2017, стаття 4
DOI: https://doi.org/10.15407/usim.2017.01.035
Бибило П.Н., Романов В.И. Построение компактных тестов для функциональной верификации VHDL-описаний конечных автоматов. Управляющие системы и машины. 2017. № 1. С. 35-45.
УДК 004.3
П.М. Бібіло, д.т.н., зав. лаб., д.т.н., E-mail: bibilo@newman.bas-net.by,
В.І. Романов, к.т.н., E-mail: rom@newman.bas-net.by,
Об’єднаний ін-т проблем інформатики НАН Білорусі (Мінськ),
Побудова компактних тестів для функціональної верифікації VHDL-описів кінцевих автоматів
Розроблено програму, яка дозволяє за отриманою в результаті моделювання послідовністю станів автомата будувати орієнтовний граф переходів автомата і знаходити покриття всіх дуг. Вхідні тестові набори, відповідні дугам, які увійшли в покриття, створюватимуть тест для функціональної верифікації.
Завантажити повний текст PDF (російською).
Ключові слова: VHDL–опис кінцевих автоматів, орієнтований граф, верефікація моделі, СБІС.
Надійшла 09.12.2016
