Управляющие системы и машины, №1, 2017, статья 4
DOI: https://doi.org/10.15407/usim.2017.01.035
Бибило П.Н., Романов В.И. Построение компактных тестов для функциональной верификации VHDL-описаний конечных автоматов. Управляющие системы и машины. 2017. № 1. С. 35-45.
УДК 004.3
П.Н. Бибило, д.т.н., зав. лаб., , E-mail: bibilo@newman.bas-net.by,д.т.н.,
В.И. Романов, к.т.н., E-mail: rom@newman.bas-net.by,
Объединенный ин-т проблем информатики НАН Беларуси (Минск)
Построение компактных тестов для функциональной верификации VHDL-описаний конечных автоматов
Разработана программа, позволяющая по полученной в результате моделирования последовательности состояний автомата строить ориентированный граф переходов автомата и находить покрытие всех дуг. Входные тестовые наборы, соответствующие дугам, вошедшим в покрытие, будут образовывать тест для функциональной верификации.
Загрузить полный текст в PDF (на русском).
Ключевые слова: VHDL-описания конечных автоматов, ориентированный граф, верефикация модели, СБИС.
Поступила 09.12.2016
