Управляющие системы и машины, №3, 2016, статья 2
DOI: https://doi.org/10.15407/usim.2016.03.016
Баркалов А. А., Титаренко Л. А., Визор Я. Е., Матвиенко А. В., Горина В. В. Уменьшение числа LUT-элементов в схеме совмещенного автомата. Управляющие системы и машины. 2018. № 3. С. 16-22.
УДК 004.274
А.А. Баркалов, д-р. техн. наук, проф., Зеленогурский университет (Польша), ул. Подгорная, 50, Зелена Гура, 65246, Польша, a.barkalov@imei.uz.zgora.pl
Л.А. Титаренко, д-р. техн. наук, проф., Зеленогурский университет (Польша), ул. Подгорная, 50, Зелена Гура, 65246, Польша,
Я.Е. Визор, к.т.н., старший научный сотрудник, Институт кибернетики НАНУ, 03187, г. Киев, пр. Глушкова, 40,
yaviz@ukr.net
А.В. Матвиенко, научный сотрудник, Институт кибернетики НАНУ, 03187, г. Киев, пр. Глушкова, 40, matv@online.ua
В.В. Горина — ассистент, Национальный авиационный университет, 03058, г. Киев, пр. Космонавта Комарова, 1
Уменьшение числа LUT-элементов в схеме совмещенного автомата
Предложен метод синтеза совмещенного микропрограммного автомата в базисе FPGA, позволяющий получить схему с мини-
мальным числом элементов LUT и встроенных блоков памяти EMB. Минимизация достигается путем замены части множества
логических условий и соответствующего кодирования состояний автомата. Приведен пример применения метода.
Загрузить полный текст в PDF (на русском).
Ключевые слова: совмещенный автомат, FPGA, LUT, EMB, синтез, граф-схема алгоритма.
Поступила 13.05.2016
