Control Systems and Computers, N5, 2019, Статья 2
https://doi.org/10.15407/csc.2019.05.012
Баркалов А.А., Титаренко Л.А., Визор Я.Е., Матвиенко А.В. Cинтез чотирирівневої схеми суміщеного автомата. Control Systems and Computers. 2019. № 5. С. 12-22.
УДК 004.274
А.А. БАРКАЛОВ, д-р техн. наук, проф., Университет Зеленогурский (Польша), ул. Подгорная, 50, Зелена Гура, 65246, Польша,
a.barkalov@imei.uz.zgora.pl
Л.А. ТИТАРЕНКО, д-р техн. наук, проф., Университет Зеленогурский (Польша), ул. Подгорная, 50, Зелена Гура, 65246, Польша,
L.Titarenko@iie.uz.zgora.pl, D_ts@nure.ua
Я.Е. ВИЗОР, канд. техн. наук, ст. наук. сотрудник Ин-т кибернетики им. В.М. Глушкова НАН Украины, 03187, г.. Киев, просп. Акад. Глушкова, 40, Украина, yaviz@ukr.net
А.В. МАТВИЕНКО, наук. сотрудник Ин-т кибернетики им. В.М. Глушкова НАН Украины, 03187, г.. Киев, просп. Акад. Глушкова, 40, Украина, matv@online.ua
Cинтез четырехуровневой схемы совмещенного автомата
Предложен метод уменьшения аппаратурных затрат в схеме совмещенного автомата, реализуемой в общем базисе элементов LUT и блоков памяти EMB. Метод основан на замене логических условий и разбивке множеств логических состояний на классы. Каждый класс соответствует отдельному блоку схемы. Такой подход приводит к схемам с регулярной структурой и четырьмя логическими уровнями. Приведен пример использования предложенного метода. Показаны условия его применения.
Загрузить полный текст в PDF (на украинском).
Ключевые слова: совмещенный автомат, синтез, LUT, EMB, разбиения, FPGA.
Поступила 12.09.2019
